Cu-Cu直接接合手法を用いた積層型CMOSイメージセンサの開発

1 開発の背景と内容
 今日半導体デバイスは小型化、高機能・高性能化を目的に3次元IC積層の開発が活発に進められている。現在検討されている種々のチップ積層技術は、電気的接点の大規模化、高密度化の観点から限界が見えてきている。また、TSVと呼ばれる貫通電極を用いた方式でもTSVの狭ピッチ化等には限界があり、更なるチップサイズの小型化、高密度化は困難になってきている。 そこで、Cu-Cu接続と呼ばれる新しいチップ積層技術に着目し、上下間の電気的接点の大規模高密度化とチップサイズの小型化を図り、ウェーハの状態でそこに含まれる数千ものチップを一度に積層化することができる技術を開発する必要があった。
 


2 特徴と成果
 本技術は、ロジックLSIとCMOSイメージセンサを作製した異なる300mmウェーハそれぞれの配線層に形成した、6μmという極めて微細なピッチで配置されるCu電極同士を、ウェーハ貼り合わせ技術により接続する3次元集積化技術と本技術を適用したCMOSイメージセンサの量産化技術である。本手法は、従来の3次元集積化手法であるTSVを大きく上回る性能やコスト削減が可能であるが、実現が難しい技術であった。本開発では、新規の貼合わせ技術を独自に開発するとともに、製造装置メーカーとの共同開発等により生産性と信頼性の高い生産手法を構築し、世界に先駆けて積層化イメージセンサの量産化に成功した。新規貼り合わせ技術は、主として、絶縁膜とCuの同時平坦化手法、±1μmレベルの高い位置合わせ精度を伴う300mmウェーハ貼り合わせ技術から構成され、いずれもオリジナルなアイデアと工夫が施されている。本技術によるチップ面積の縮小と性能向上により、特にスマートフォン向けの小画素CMOSイメージセンサの生産量とシェアが大幅に拡大しており、センサ部とロジック間のI/O数拡大による新しい機能をもった高機能センサの製品も準備中である。  


3 将来展望
  本技術開発は、将来性の高い半導体LSIの3次元集積化技術及びその量産技術を新たに提供しているとともに、新規のアイデアと創意工夫により実現されており、国際競争のきわめて激しい分野における世界初の集積化プロセスとしての独自性が高いものである。技術開発の核となるウェーハ貼り合わせに関し、材料物性に根ざしたシミュレーション技術等を援用してその機構を明確化しており、物理現象の基礎的理解も進められている。今回の技術を用いた製品は、突出した独自技術を武器に、大きなビジネスを展開しており、社会的インパクトも非常に高い。